الأخبار التكنولوجية والاستعراضات والنصائح!

تعلن TSMC عن تقنيات الأداء المحسنة 7nm و 5nm

استحدثت TSMC بهدوء نسخة محسنة من الأداء لعملية التصنيع DUV (N7) 7 نانومتر و 5 نانومتر EUV (N5). تم تصميم تقنيات الشركة N7P و N5P للعملاء الذين يحتاجون إلى جعل تصميمات 7 نانومتر تعمل بشكل أسرع ، أو تستهلك كمية أقل قليلاً من الطاقة.

يستخدم N7P الخاص بـ TSMC نفس قواعد التصميم مثل N7 الخاصة بالشركة ، لكنه يتميز بتحسينات الواجهة الأمامية للخط (FEOL) وتحسينات نهاية الخط (MOL) التي تمكن من زيادة الأداء بنسبة 7٪ بنفس القوة ، أو انخفاض استهلاك الطاقة بنسبة 10 ٪ في نفس الساعات. تقنية العملية متاحة بالفعل لعملاء TSMC ، صانع عقود رقائق كشفت في ندوة VLSI 2019 في اليابان ، ومع ذلك لا يبدو أن الشركة تعلن عنها على نطاق واسع.

يستخدم N7P الطباعة الحجرية المثبتة فوق البنفسجية (DUV) المثبتة ولا يقدم أي تحسينات في كثافة الترانزستور على N7. من المتوقع أن يستخدم عملاء TSMC الذين يحتاجون إلى كثافة ترانزستور أعلى بنسبة تتراوح من 18 إلى 20٪ ~ تقنيات معالجة N7 + و N6 التي تستخدم الطباعة الحجرية فوق البنفسجية القصوى لعدة طبقات.

في حين أن كلا N7 و N6 سيكونان "طويلان" سيتم استخدامهما لسنوات قادمة ، فإن العقدة الرئيسية التالية لـ TSMC ذات الكثافة الكبيرة والطاقة وتحسينات الأداء هي N5 (5 نانومتر). كما سيتم تقديم الإصدار الأخير في نسخة محسنة من الأداء تسمى N5P. وستتميز هذه التقنية أيضًا بتحسينات FEOL و MOL من أجل زيادة سرعة تشغيل الرقائق بنسبة 7٪ بنفس القوة ، أو تقليل الاستهلاك بنسبة 15٪ في نفس الساعات.

ذات صلة القراءة:

المصدر: WikiChip.Org