ستساعدك المقالة التالية: يركز TSMC على القوة والكفاءة من خلال عقدة المعالجة الجديدة 2nm
كشفت شركة تصنيع أشباه الموصلات التايوانية (TSMC) رسميًا عن عقدة 2 نانومتر ، والتي يطلق عليها اسم N2. من المقرر إطلاق العملية الجديدة في وقت ما في عام 2025 ، وستقدم العملية الجديدة تقنية تصنيع جديدة.
وفقًا لإعلان TSMC ، ستوفر عملية 2 نانومتر إما زيادة في الأداء النقي مقارنة بسابقتها ، أو عند استخدامها على نفس مستويات الطاقة ، ستكون أكثر كفاءة في استهلاك الطاقة.
تحدثت TSMC عن تقنية 2N الجديدة بإسهاب ، وشرح طريقة العمل الداخلية لبنيتها. ستكون 2N أول عقدة TSMC تستخدم ترانزستورات تأثير المجال الشامل (GAAFETs) وستزيد من كثافة الرقاقة على عقدة N3E بمقدار 1.1 مرة. قبل إصدار 2N على الإطلاق ، ستطلق TSMC شرائح 3 نانومتر ، والتي تم إثارة السخرية منها أيضًا في ندوة TSMC Technology لعام 2022.
ستأتي العقدة 3nm في خمسة مستويات مختلفة ، ومع كل إصدار جديد ، سيرتفع عدد الترانزستور ، وبالتالي زيادة أداء الشريحة وكفاءتها. بدءًا من N3 ، سيصدر TSMC لاحقًا N3E (مُحسَّن) و N3P (مُحسَّن الأداء) و N3S (محسن الكثافة) وأخيرًا N3X “فائق الأداء”. يقال إن أول رقائق 3 نانومتر سيتم إطلاقها في النصف الثاني من هذا العام.
في حين أن عملية 3nm أقرب إلينا من حيث تاريخ الإطلاق ، فإن 2nm هو الأكثر إثارة للاهتمام ، على الرغم من أنها لا تزال على بعد عامين. يبدو أن هدف TSMC مع العقدة 2nm واضح – زيادة الأداء لكل واط لتمكين مستويات أعلى من الإنتاج والكفاءة. العمارة ككل لديها الكثير لتوصي به. لنأخذ الترانزستورات ذات الصفيحة النانوية GAA كمثال. لديهم قنوات محاطة ببوابات من جميع الجهات. سيؤدي ذلك إلى تقليل التسرب ، ولكن يمكن أيضًا توسيع القنوات ، مما يؤدي إلى تعزيز الأداء. بدلاً من ذلك ، يمكن تقليص القنوات لتحسين تكلفة الطاقة.
سيوفر كل من N3 و N2 زيادات كبيرة في الأداء مقارنةً بـ N5 الحالي ، وكلها توفر خيار موازنة استهلاك الطاقة مع الأداء لكل واط. كمثال (تمت مشاركته لأول مرة بواسطة Tom’s Hardware) ، مقارنة N3 بالشبكات N5 بنسبة تصل إلى 15٪ في الأداء الأولي ، وخفض الطاقة بنسبة تصل إلى 30٪ عند استخدامها على نفس التردد. ستجلب N3E هذه الأرقام إلى أبعد من ذلك ، حتى 18٪ و 34٪ على التوالي.
الآن ، N2 هو المكان الذي تبدأ فيه الأشياء في أن تصبح مثيرة. يمكننا أن نتوقع أن نرى زيادة في الأداء تصل إلى 15٪ عند استخدامها في نفس سحب الطاقة كعقدة N3E ، وإذا تم خفض التردد إلى المستويات التي توفرها N3E ، فإن N2 ستوفر طاقة أقل بنسبة تصل إلى 30٪ استهلاك.
أين سيتم استخدام N2؟ من المحتمل أن تجد طريقها إلى جميع أنواع الرقائق ، بدءًا من نظام الهاتف المحمول على الرقائق (SoCs) ، وبطاقات الرسومات المتقدمة ، والمعالجات المتقدمة بنفس القدر. ذكرت TSMC أن إحدى ميزات عملية 2nm هي “تكامل chiplet”. هذا يعني أن العديد من الشركات المصنعة قد تستخدم N2 للاستفادة من الحزم متعددة الشرائح لتعبئة المزيد من الطاقة في رقائقهم.
عقد العملية الأصغر ليست شيئًا سيئًا أبدًا. بمجرد أن يصبح N2 هنا ، سيوفر أداءً عاليًا لجميع أنواع الأجهزة ، بما في ذلك أفضل وحدات المعالجة المركزية ووحدات معالجة الرسومات ، مع تحسين استهلاك الطاقة والحرارة. ومع ذلك ، حتى يحدث ذلك ، علينا الانتظار. لن يبدأ TSMC في الإنتاج الضخم حتى عام 2025 ، لذلك من الناحية الواقعية ، من غير المرجح أن نرى أجهزة تعتمد على 2 نانومتر تدخل السوق قبل عام 2026.
